华为Mate90系列即将搭载创新麒麟芯片

根据《科创板日报》最新报道，华为Mate90系列手机预计将于今年秋季亮相，搭载全新基于韬(τ)定律的麒麟芯片。华为此前在5月发布韬(τ)定律，旨在通过系统性降低时间常数τ，利用逻辑折叠(LogicFolding)等创新技术，缩短芯片内信号传播延迟，提高晶体管密度，推动半导体与电子系统的持续发展。

中国科学院科技论文预发布平台ChinaXiv披露，华为技术有限公司董事、半导体业务部总裁何庭波于7月3日发布了《面向多层级电子系统的时间缩微理论》（韬定律）V2版本。该版本不仅在原有理论框架上增加了大量工程实施细节、实测数据和产品发展路径，还进一步完善了以时间常数τ为核心的后摩尔时代缩放理论体系。

根据论文数据显示，对比2025年的麒麟9030 Pro，麒麟2026芯片应用了LogicFolding双层逻辑折叠技术，晶体管密度从155MTr/mm²提升至238MTr/mm²，增幅约53.5%，这一提升通常需要三年的几何微缩才能实现。此外，麒麟2026在1.1V供电电压下，主频提升13%至3.1GHz；SRAM工作频率提升超过40%；时钟缓冲器数量减少超过50%，时钟偏移降低25%，线长缩短约30%。

何庭波在论文中指出，未来十年，逻辑折叠技术将从关键路径折叠发展至全面、多层级的折叠，每个封装内集成三层、四层甚至更多有源层。这一演进将由低温混合键合技术和硅通孔（TSV）着陆点的下移推动，预计从2026年到2035年，晶体管密度将向400MTr/mm²及更高水平发展。

逻辑折叠技术的应用，预计使麒麟芯片CPU核心频率大幅提升，并为4GHz及更高频率的实现铺平道路。这一发展路线图在成本上具有经济可行性。

论文还提到，到2030年，AI芯片昇腾990将引入LogicFolding技术至AI加速器领域。到2035年，硬件集成度预计将增加超过100倍，其中τ的缩减将分布在堆栈的每一层。

为了应对LogicFolding架构中的热管理挑战，华为采用了热感知分区和布局规划策略，设计阶段避免折叠高功耗电路，结构上防止高功耗子系统的空间相邻。

何庭波强调，将τ缩放（韬定律）描述为一个已完成的系统会具有误导性，几个实质性问题依然存在，如工具链和方法论、晶圆间工艺变化和垂直互连开销等。

面对半导体产业的物理极限和经济效益挑战，华为认为韬(τ)定律提供了有效的解决路径。韬(τ)定律涉及的技术构建了一个贯穿器件、电路、芯片到系统层面的多层级体系，在晶体管密度受限的情况下，优化信号传输和处理时间，提升芯片性能和能效。

业内人士表示，目前光刻机的制约使芯片性能难以继续突破，韬（τ）定律因此受到关注。何庭波透露，基于韬(τ)定律，华为已设计并量产381款芯片，服务于移动、AI、汽车、工业和基础设施市场。